미 제재에도 질주…화웨이 “2031년 1.4나노 반도체 구현” 자신

‘타오의 법칙’으로 삼전·TSMC 추격
“ASML 첨단 EUV 장비 없이 가능”

반도체 업계에서 ‘무어의 법칙’의 한계에 대한 지적이 나오는 가운데 중국 화웨이가 이른바 ‘타오의 법칙’을 제시하면서 공정 수준을 빠르게 높이고 있다. 미국의 제재에도 반도체 기술 자립에 속도를 내고 있다는 평가다.

25일(현지시간) CNBC에 따르면 화웨이 반도체사업부 및 반도체 설계 자회사 하이실리콘의 허팅보 총재는 콘퍼런스에서 “타오의 법칙에 기반해 2031년까지 트랜지스터 밀도를 높여 공정 수준을 1.4nm(나노미터·10억분의 1m)로 끌어올리겠다”고 발표했다.

대만 TSMC가 2028년 하반기, 삼성전자가 2029년 1.4나노 공정 양산에 들어갈 것으로 예상되는 가운데 선두 기업들과 격차를 빠르게 줄이겠다는 각오다.

수십 년 동안 반도체 개발의 기반이 됐던 ‘무어의 법칙’이 반도체 소형화에 초점을 맞췄다면 화웨이가 주창한 타오의 법칙은 반도체 회로를 입체적으로 배치하는 ‘로직폴딩’ 기술 등을 통해 신호 전달 시간을 줄여 성능과 전력 효율을 높이는 개념이다.

화웨이는 “지난 6년간 타오의 법칙에 근거해 반도체 381종을 설계·양산했다”면서 “올 가을 처음으로 로직폴딩 기술을 완전히 채택한 ‘치린(기린)’ 칩을 선보일 것”이라고 예고했다.

허 총재는 “네덜란드 ASML의 극자외선(EUV) 노광 장비 없이 칩 제조 역량을 크게 향상할 수 있다”고 자신하기도 했다. 미국은 첨단 반도체 생산에 필수적인 EUV 노광장비의 대중국 수출을 막았다. 이에 따라 화웨이가 1.4나노 수준 칩을 양산할 수 있다면 ASML의 첨단 EUV 노광장비가 5나노 이하 칩 양산에 필수적이라는 업계의 통념을 뒤집는 일이 된다.

디지털 컨설팅업체 아시아그룹의 조지 첸 디지털 부문 공동대표는 “엔비디아 입장에서는 ‘H200’과 같은 첨단 AI 칩을 중국에 판매할 수 있는 시간이 점점 줄어들고 있다는 의미”라며 “이 같은 흐름은 화웨이가 여전히 미국 수출 규제의 상징적 존재인 만큼 미국 내 우려를 더욱 키울 가능성이 높다”고 진단했다.

다만 DGA그룹의 폴 트리올로 기술 부문 총괄은 화웨이의 1.4나노 주장에 회의적인 입장을 보였다. 그는 “적층(stacked) 또는 접힘(folded) 설계는 실질적인 집적도 향상을 가져올 수 있지만, 그렇다고 해서 화웨이가 진정한 1.4나노급 제조에서 요구되는 공정·수율·전력·열 관리·소자 성능 문제를 모두 해결했다는 뜻은 아니다”라고 짚었다.

카운터포인트리서치의 닐 샤 리서치 부문 부사장은 CNBC에 “EUV 노광장비 접근이 차단된 상황에서 화웨이는 AI 경쟁력을 유지하기 위해 반도체 개발의 대안을 모색할 수밖에 없었다”면서 “이러한 병렬적 반도체 개발 경로는 아직 대규모 생산에서 검증되지 않았다. 열 제약과 패키징 복잡성을 유발해 제조 수율에 영향을 줄 수 있다”고 지적했다.